微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 谁知道微电子中的die-to-die和within-die是什么意思

谁知道微电子中的die-to-die和within-die是什么意思

时间:10-02 整理:3721RD 点击:
在看一些IC低功耗方面的一些资料,发现经常出现这两个词,不理解,严重影响阅读。我理解这两个词是IC可靠性方面的,具体的是die-to-die variation and within-die variation,但不知道具体含义。知道的回复下。谢谢!

不太清楚,学习中

方向不同,不懂

和wafer一类,都是说晶圆上的一块区域,最终的芯片就在每个die上的,一块wafer上的die可以是不同的设计
你可以查查的

光刻工艺中好像有这个词

工艺制造中lot指按某种方式生成的硅柱状体,将这些lot切成薄片就称为wafer,wafer是进行集成电路制造的基板,一般以直径来区分,8寸、10寸,12寸等,或者以毫米来区分。直径越大材料的利用率越高,因为在wafer的周边由于弧形的关系是没法利用的 。在wafer上根据需要划分不同的区域,每个区域用于生产特定功能的芯片,称之为die,一个wafer上可以是同一类芯片,也可以是不同类芯片,后者可以称为多项目晶元,允许量产数目不高的多家单位进行合作生产。
  在集成电路的生产流程中,wafer的不同地方受到的影响是不同的,以光刻为例,距离光源中心的远近对生产出来的各种层次的形状有明显的影响,当然也就对最后的芯片的性能有影响。类似的众多的因素导致不同的lot之间,wafer之间,wafer内部的不同die之间,以及die内部的不同地方,最终的生产效果是有差别的,对于需要精确匹配等特殊要求的设计,仿真必须考虑这些因素的影响,但这些影响是难于准确量化的。厂商一般给出一个经验值或公式用于弥补这些因素的影响,因此才有这些数据



    受教了,感谢分享知识!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top