标题 altera lvds

时间：10-02 整理：3721RD 点击：

有没有可能将定义diffio_tx的差分对用作差分输入?

当然可以了

怎么玩?我第一次用altera的芯片，编译错误提示引脚不能作为差分输入引脚，我看报错引脚为diffio——tx的引脚，不是diffio——rx的，altera要严格区分差分输入输出吗?

你要什么差分电平，你要使用伪LVDS，还是LVDS的serders管脚

这样的，我这有个板子是外部AD芯片输出的数据和时钟均为LVDS电平，接入FPGA的差分引脚上，本来应该全部接在diffio_RX（RX channel）的差分对上，是但硬件人员将部分引脚接到了diffio_tx（TX channel）的差分对上，导致逻辑在编译时报diffio_tx不能作为输入的错误，我想看看这种情况还有救没?

上一篇：ISE中怎么为差分信号分配引脚？
下一篇：请教一个ise 综合后仿真的问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类