微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教一个时序约束语言的问题

请教一个时序约束语言的问题

时间:10-02 整理:3721RD 点击:
问一个时序约束语言的问题。
TIMESPEC"TS_FFS_2_dbg_out"=FROM"FFS"TO"dbg_out"TIG
这个TIG是什么意思?路径时间值还是什么其它的?
TIMESPEC"SME"=FROM"S"THRU"M"TO"B"10这个10是指路径从S经过M到达B的总路径时间是10ns吗

10是不是就对应上面的TIG?

跪求解答

TIG = timing ignore

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top