请教FPGA的simple dual port ram的特性

时间：10-02 整理：3721RD 点击：

请教FPGA的simple dual port ram的特性，如图，我定义的common clk ，
我先在porta上写值，然后在portb上读值，但是没有读到期望值，请问为什么?

写地址，读地址，以及写的数，读数的位宽你都是选的默认的，你真的需要这么宽的位数吗?可能你在写数的时候以及读数的时候，调用模块所连接的wire或者寄存器与单端RAM的接口位宽不匹配，出现不确定项。另外你在写之前，最起码要复位吧，感觉像是你调用的问题。
简单单端口RAM的性质是，在同一时刻只能对RAM读或者写。

找到问题了，信号理解有问题，wea和ena的理解错了，然后设成write first就可以了

上一篇：Lattice CPLD烧写问题--Failed to scan board
下一篇：打算做一块ARTIX-7的开发板

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类