Design compiler DV界面

时间：10-02 整理：3721RD 点击：

verilog程序调用只有Warning, 但是综合的时候出错了。错误如下：Error: The register 'sar_reg_reg[8]' is not mapped because ofa lack of compatible library cells with correct clock/enable phase. (OPT-1217)
Error: Register 'sar_reg_reg[7]' could not be mapped because sequential output inversion is disabled or the exact_map option is used. (OPT-1218)
还有许多WARNING，怎么解决啊

上一篇：ISE与questasim联合仿真的问题。求教！
下一篇：Quartus15.1稳定性怎么样？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器