微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助,关于PCIE的硬核的,仿真不出来的

求助,关于PCIE的硬核的,仿真不出来的

时间:10-02 整理:3721RD 点击:
就是按照手册执行到,do runtb。do的时候出不来,modelsim报错是
# Error loading design
# Error: Error loading design
#        Pausing macro execution
# MACRO ./runtb.do PAUSED at line 110
请问这是啥意思

不知道!

不知道,可能没有编译 。估计是环境问题 。

没有添加函数库吧

do文件110行是什么 你发出来看看啊



    把最后的结果公布一下撒

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top