微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于AXI4总线

关于AXI4总线

时间:10-02 整理:3721RD 点击:
开发ZYNQ中,请教各位大神一个问题,AXI总线启动一次BURST写操作,主侧发出WVALID信号后,等待3个时钟周期后,收到从侧发出的WREADY完成了握手,这个等待时间是基本固定的,还是说跟PS侧具体的操作系统相关?

同问,我也正在研究AXI

AXI协议中master端发出WVALID之后不能预期slave何时可以收CMD,
slave根据自身状况决定何时发起WREADY,也可以一直是拉高状态(比如刚刚复位时)
如果等待时间固定那也就不需要握手协议了。

从端如果一直不回ready,怎么办?有超时机制吗?

求高手解答啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top