ultraedit verilog模板脚本

    这个很简单，用js脚本分析即可
    你可以去 www.micrortl.com看看，这个网站有一篇帖子实现了这个功能

你使用过他的脚本吗?我用起来有bug，脚本怎么设置断点调试?

    我用过啊，没问题啊，js脚本好像不能设置断点的
    你可以在他的网站提问的

    http://micrortl.com/?p=212
就是这篇文章，
FPGA代码编辑器UltraEdit高手进阶–脚本功能之模块例化(7)
用起来没有问题，不过，你要先在 f:\test目录建立一个 UE_TMP.v的文件

没弄明白怎么生成inst。我这样操作了，没有成功：我在自己的.v文件里面运行modulemap.js脚本。没有看到在f:\test\UE_TMP.v看到例化。能说一下你是怎么操作的的吗?

      看看看！

    你可以在网站上跟作者提问，他比较在行