微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 弱问: 公司内部为何还要加密verilog成*.vp文件

弱问: 公司内部为何还要加密verilog成*.vp文件

时间:10-02 整理:3721RD 点击:
公司内部用来验证的都是.vp加密的verilog code, 公司内部都是这样吗? 多不方便啊!
顺便, *.vp的verilog可以拿来根据目标library直接综合吗?

cadence的.vp可以用cadence工具综合。synopsys的.vp不可以综合

这才是真正的黑盒验证啊,完全看不到的,
一般公司都不用这样

一般是不同部门之间。各个部门的财政是独立的,用IP可能是要付费的

还是为了保密,说明你司要求很严

这种保护很容易解开,RSA加密的AES秘钥,数据是AES加密的。但是因为软件可以编译,RSA私钥是存在于eda软件中的,找到后就能解开文件

這是用來保護程式的...
可以提供人做驗證..但是又不會被人偷學的方法

保护程序

学习了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top