求助一个xilinx SDK FSBL的问题

时间：10-02 整理：3721RD 点击：

用zynq 7000 microzed开发板做了一个工程，将硬件导入SDK后创建了BSP包，然后创建了应用程序工程，BSP中stdin和stdout修改为PL的USRT，将程序通过JTAG口直接下载运行没有任何问题，但是创建 FSBL烧写入FLASH后却无法正常运行，boot成功的蓝色指示灯已亮起，但是程序中的UART和以太网均无法正常输出。若将BSP中stdin和stdout修改为默认的PS7_UART1则一切正常，何故?现在必须通过PL的UART作为默认输出，何解?
恳请高手们帮忙

上一篇：ATF1504AS,Found wrong device(s) in hardware
下一篇：xilinx FPGA有专门的延时BUF吗？怎么用synplify综合

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器