FPGA IO 输入输出阻抗问题

时间：10-02 整理：3721RD 点击：

1. FPGA 的bank分为HP和HR两类，其中HP支持DCI电平，而HR不支持，想问下DCI的内部原理是什么呢，怎么实现阻抗的可控性呢，按照手册中所述我理解的只是将FPGA的内部阻抗等于VRP和VRN的上下拉参考阻抗了，是可以使用原语改变内部阻抗吗?2. 如果在不支持HP的bank上不能采用DCI的话怎么实现阻抗匹配呢，难道要在每个管脚上都使用端接匹配电阻吗?
如图：

上一篇：大唐移动的FPGA岗位怎么样？
下一篇：找个看Verilog代码的软件，求推荐

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器