请教vcs仿真遇到的问题

时间：10-02 整理：3721RD 点击：

用vcs仿真xilinx生成的网表，报错如下：
Error-[MSOME] Max size of module exceeded
../testbench/tb.v, 18
The size of module 'tb' exceeds the limit of VCS compiler.
Please try splitting the module or using 64-bit VCS.
请问必须要换成64bit的vcs么?大家遇到过这个问题么?

上一篇：vivado 的调试工具ILA抓到的波形可以保存，并在以后打开吗？
下一篇：xilinx sdk 层次太深的错误的解决办法

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器

栏目分类