微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于modelsim的saif文件生成问题。

关于modelsim的saif文件生成问题。

时间:10-02 整理:3721RD 点击:
我想用power compiler做功耗分析。
需要在modelsim中生成back-annotate的saif文件,用了如下语句:
initial
       begin
           $read_rtl_saif("m107_fft_f","test.u_alu");
           $set_toggle_region (u_alu);
           $toggle_start();
          #30000 $toggle_stop();
          $toggle_report ("back_file.saif", 1.0e-12, "test");
      end
我用的是VERILOG ,运行之后提示上面的系统任务找不到,我知道是因为modelsim还没有跟synopsys的那个接口,没有连接上。看了power compiler的UG也没有搞定,各位大虾知道怎么连接不?谢谢了。

这个问题我也碰到了,帮顶,不知道小编是否解决了?

这个方法不对!

jump to the last page

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top