FPGA时序问题求助

为什么计算同一对节点之间setup slack和hold slack的公式中data delay会相差很大?求大神解惑

是按照最坏情况考虑的吗?

放个图来看看

    是的，是不是建立余量越小，保持余量就越大?