微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 全志科技的笔试题,大家能帮忙小弟分析分析这题吗?关于timing分析报告的

全志科技的笔试题,大家能帮忙小弟分析分析这题吗?关于timing分析报告的

时间:10-02 整理:3721RD 点击:
题目如下:

不懂帮顶

大神们暑假都出去散心啦。

1.25g
没有VIOLATED,5.13232-5.10172=0.0306
1/(0.8-0.0306)*1000=1299.714Mhz

不懂,帮顶

1.时钟约束 1/0,8
2.没有违规 5.13232-5.10172=0.0306
3.

4楼正解

还有其他题吗?请共享

请问前辈还有全志的笔试题吗?我想进全志的后端岗位

看不懂帮顶

准备学的帮顶

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top