微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求教DDS相位累加器

求教DDS相位累加器

时间:10-02 整理:3721RD 点击:
设计时没有加入溢出清零的进程。频率累加字不断累加到最后应该是大于2的n方减1,溢出后应该要清零重新加吧。可是我没有加入这个进程,modelsim仿出的波形毫无问题。请问这是为什么呢?

Me be loader nocorrect

累加溢出不是自动清零吗?

小编有没有关于DDS的资料?



   http://bbs.ednchina.com/BLOG_ARTICLE_3028870.HTM 看看这个对你有没有用?

累加过了就是清零额,高位都进位走了,相当于清零了

上一篇:C语言改RTL
下一篇:FPGA+ARM开发板推荐

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top