微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > MOS管的源级漏极区别

MOS管的源级漏极区别

时间:10-02 整理:3721RD 点击:
最近看的一些资料讲到CMOS相关的知识,有点搞不懂:MOS管的源漏极有什么区别?为什么NMOS管的源级要比漏极电压低,而PMOS管的源级要比漏极电压高?而且为什么信号源都是从源级传输到漏极呢?反过来有什么问题?

接着衬底的就是源极,没接就是漏极。
对于“为什么”的这些问题,你有两个选择:1.把I-V曲线死记硬背下来(半边抛物线+直线)。2.从费米能级和能带开始学习二极管原理。



   你说得那个问题好像很复杂的样子?



导通时载流子为电子的就是n沟道mos,为空穴的就是p沟道mos
载流子永远从源到漏,电子载流子从低电势到高电势,空穴从高电势到低电势
因此nmos电压源低漏高,pmos电压源高漏低



   那源级必须和衬底相连吗?



   不对啊,源和漏极都有载流子啊,从漏到源还是不可以的?


MOSFET中,把电子离开的那一端叫做源极(它就像一个电子发射源一样不断的提供电子)。电子到达一端叫做漏极(电子到达这个地方就被消耗掉了英文名drain)。可见电子从源极到漏极移动的。NMOS中衬底材料为p型,反型层载流子为电子,电子载流子从源极到漏极移动,自然对电压来说相反,漏端电压要比源端的高。而在PMOS中,衬底为N型材料,反型层载流子为空穴,可以按同样的方法,空穴载流子离开的那端是源极,到达的那端是漏极,自然此时的电压来说源极的要比漏极的高。
实际MOSFET中源极漏极可以相互调换,可以从它的结构对称性可以看出,所以一般在NMOS中,看到电压高的一端即是漏极,电压低的一端是源极。而PMOS则刚好相反。

个人理解,如有错误还请谅解


源极不一定要和衬底相连,如果源衬直接的有电压差的话,就会使阈值电压发生改变,例如NMOS中,如果在衬底加负偏压将会使阈值电压增大。内部原因是有能带结构的弯曲造成。可以详见半导体器件物理教材,这些应该都有提到。



你的理解有问题,并不是不是"源级必须和衬底相连接"而是"和衬底相连的是源级,另一端是漏极"(简单理解,并不准确,理由如下)

mosfet可以看成是四端网络,源,漏,栅,衬底,对衬底和栅级加不同电压,控制源漏导通,因此衬底和源级没有必然联系,只是为了简化电路设计,两个都接地或者vdd罢了,因此通常使用时"和衬底相连的是源级,另一端是漏极"
mosfet本身是对称结构,没有外加电压,没有电气特性的时候,本身不分源漏,只有外加电压以后才能确定源漏,(深入内部结构和特殊构造技术区分源漏的请参考2楼建议,自己另行研究)
举例nmos,载流子是电子,p衬底必然接'0',因此必然栅级接'0'时截止,接'1'时导通,导通时,若源漏有外加电压,产生电势差,电子由低电势端向高电势端移动,因此发出载流子的低电势端就是源级,高电势端就是漏极,这样一来,如果衬底接的是地,源级(低电势)也是接到了地,那么就相当于衬底和源级相连了
pmos同理



   恩 谢谢了  我去查查器件的书搞搞清楚!

感谢小编,谢谢分享

一直很困惑,弄不清源端漏端在计算过程中为何可以互换,何种情况互换!帮助很大,非常感谢!

说的很浅显易懂。

如果源极和衬底没有相连,那么源极和漏极是可以相换的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top