vivado生成mcs文件问题

时间：10-02 整理：3721RD 点击：

大家好，最近在学习vivado工具调试7系列fpga，遇到一个比较奇怪的问题，就是生成完bit文件后，通过tcl命令将bit变成mcs文件烧入fpga，我通过命令已经将mcs文件生成了，而且在vivado界面进行操作也提示烧入成功了，但是现象不正确，我的程序是最简单的led灯亮和灭。程序没有问题，因为将bit在线下载到板子上可以有正确现象。求教有没有遇到过类似情况的小伙伴~

上一篇：图像以tile形式存储或计算有什么好处？
下一篇：linux下调用moselsim总出错

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器