微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > alter fifo ip的应用

alter fifo ip的应用

时间:10-02 整理:3721RD 点击:
在quratus ii中调用FIFO IP,设置了wrusedw,rdusedw这两个输出端口,但是不清楚是什么意思?


这是我的仿真看不懂而已。wrusedw还勉强可以看懂,那个rdusedw就真的看不懂了,希望各位帮忙啊!


  [attach]638356[/attach]
来张前面的,这可以看清楚了

没用过……对应的SCFIFO and DCFIFO IP Cores User Guide应该有介绍,例化IP时右上角有个documentation。
https://www.altera.com/content/d ... ture/ug/ug_fifo.pdf

没用过……对应的SCFIFO and DCFIFO IP Cores User Guide应该有介绍,例化IP时右上角有个documentation。

是从输入和输出端看占用的fifo深度啊。如果输入输出位宽一样,两个计数应该相同。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top