微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求教:Xilinx A7的OSERDESE2输出电平

求教:Xilinx A7的OSERDESE2输出电平

时间:10-02 整理:3721RD 点击:
求助各位高手,我调用了A7里面的OSERDESE2输出LVDS信号,输出标准是LVDS_25,然而示波器观察输出波形并不是标注图1的模式、而是图2的模式。同样的管脚改用OBUFDS原语输出则是正常的图1样子。摆幅两张图差不多。求问大家见过吗?会是什么问题呢?

上图为1,下图为2

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top