微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教de-timing的方法

请教de-timing的方法

时间:10-02 整理:3721RD 点击:
小弟刚开始学习综合,现在遇到很多timing violation,slack很差。
我想请问一下,解决timing violation的一般思路是怎样的?
我目前的想法是:
先通过set_false_path把已经报出来的path去掉,从而把其它有问题的path也全部报出来,
然后对所有的path进行整体分析。
分析之后,通过两种方法来解决问题:1)插入flop,2)移动现有flop的位置 。
请问我这个思路行吗?
请各位指点!

都是以紧后慢慢松,越多warn越好,以消灭warn为最大的快乐。


请问解决问题的基本思路是怎样的?

上一篇:grmon调试求助
下一篇:千兆以太网AR8035

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top