微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > chipscore抓取信号问题

chipscore抓取信号问题

时间:10-02 整理:3721RD 点击:
chipscore抓起的信号数是不是有限制?,我抓取很多时,用的xilinx ise运行implement失败,删掉一些就能通过,这是什么原因?

那要看你的错误报告了,有的时候是因为占用的资源太多,有的时候是因为你添加的信号有问题

既然已经能让你选择信号了,在implement时过不了,肯定不是chipscope数目的限制了,应该如2楼所言,很大可能是你的资源不够用了,比如chipscope的深度过深。

信号太多 采样深度太深 导致资源过多 尤其是RAM 尝试降低采样深度 试试

估计是implement所需资源不够了。在插入ila和icon时,看看block ram占用资源;即使block ram资源充足,抓取信号过多,implement时也会资源不足。建议少用chipscope抓取过多信号,会导致设计逻辑的时序恶化,或者抓取电路的时序恶化。有时候虽然implement过了,但是chipscope抓取显示的信号却是错误的,严重误导debug的进展,浪费调试时间。implement产生出bit之后最好还得看看时序报告中的warning。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top