vivado與vivado HLS選擇

大神们好，我的硕士论文需要以Xilinx的软件设计一套演算法，目前手边已经有一套以C写好的演算法了，想要转换成verilog并导入FPGA，目前我想要使用vivado HLS进行转换，但是看了一些文章发现好像大部分的人不建议使用HLS反而希望直接以vivado写RTL code，请问各位大神有什么好的建议吗

頂！

不论是哪个，都要了解FPGA的运作，不是随便写个C就可以用的，否则资源利用率和速率会一塌糊涂的。
不管怎么说，HLS开发速度要快于RTL code，特别是对于算法类模块（尤其是算法还不稳定，可能会修改）。相比较RTLcode，速率和效率会受影响，如果你不在乎，那就没有问题。