关于使用USB3014的几个问题

时间：10-02 整理：3721RD 点击：

最近在做关于此方面的东西，有几个地方不是很明白，还希望做过或者有了解的朋友帮忙解答下。
1：通过slavefifo将数据传送到fx3的端口，假如设定包长为512，不采用pktend信号结束包，这样fx3是不是只有接收到完整的512的包才会将数据传送给PC?
2：接上，如果是这样，传输效率就会减慢，能否采取乒乓操作。将slavefifo的数据传到fx3的两个端口（EF2,EP6），然后采用EP2-EP6-EP2-EP6...这样的顺序传送给PC，感觉速度就会快很多，如果fx3支持这样设置的话，要怎么设定?

上一篇：请教compiler产生的mem的时序
下一篇：关于modelsim仿真中do文件的使用--简单实例

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器