xilinx的xpower？

时间：10-02 整理：3721RD 点击：

Power:1653 - Duty cycle <166.00> must be in range [0..100]% for a_in<0>.Power_Manager: Invalid XML file. Please choose an XPA generated XML file.
这是啥回事呢?

占空比只能在百分之0到100之间，是不是设置的超出范围了?

上一篇：Mbist在RTL和netlist插入的区别？
下一篇：请教compiler产生的mem的时序

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器

栏目分类