VerilogHardwareDescriptionLanguage（完整且有目录）

时间：10-02 整理：3721RD 点击：

IEEEStandardforVerilogHardwareDescriptionLanguage[IEEEStd1364-2005]（完整且有目录），虽然是英文的看着比较费劲，但是标准更具有权威性，这个有目录索引，希望对大家有用。本网站的文件上传太费劲了，欢迎去360网盘
http://yunpan.cn/cFaiMgT8bcvS5 访问密码 26af

其中还用了不常用的原语$random,产生随机数

上一篇：山东老乔浅谈无线定位技术 ---- 从GPS到iBeacon
下一篇：关于 4-to-2 CSA （carry-save adder）的原理与24bit的实现

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器