菜鸟渣渣求助复位信号和时钟的问题

时间：10-02 整理：3721RD 点击：

最近我开始学verilog。每次看到按键锁存或者异步复位那里，在时钟上升沿执行语句alwasys @(posege clk)
但实际都会写成
alwasys @(posege clk, negedge rst)
为什么要多此一举来 or一个清零信号的下降沿呢?书上、视频也没给解释，但都这么写，求助大神，给我答疑。谢谢

前者是同步置/复位的电路，后者是异步置/复位的电路，使用negedge说明rst是低有效。

谢谢大神，我查了一下你说的。终于懂了！

上一篇：simulink如何调用DAFIR v9_0
下一篇：关于$realtobits的使用

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器