XILINX IPCORE DDR 时序问题

在手册中看到的是用户端的读写时序、命令时序、MCB端的时序都是单独的，我想问的是用户端写命令到命令FIFO    用户端写(读)数据到数据FIFO    MCB写数据到DDR之间的时序是怎么样的?
例如：用户端写“读命令”到命令FIFO后，多长时间MCB会向DDR写“读命令”、“读地址”等信息，
又多久后用户端可以得到从DDR读来的数据！

有谁了解的吗?

很快，只要命令FIFO不为空，MCB端就会往外发，具体时间没测过
你要什么时序，在工程里新建DDR IP核后会生成使用代码和仿真程序，可以自己仿真看看，很简单的