xilinx 7系列 mig IP核关于仿真的问题

时间：10-02 整理：3721RD 点击：

项目紧急，没太多时间详细研究
小弟根据需求配好了ip core，然后根据example_design直接对例程进行仿真，但是发现初始化配置完成信号init_calib_complete一直不拉高，仿真波形大概是这个样子的：[attach]635282[/attach]
我并没有对例程中的参数进行修改，请问大家，要怎样修改才能得到正确的仿真结果

上一篇：关于基于FPGA的IRIG_B码编码器的设计
下一篇：modelsim仿真异常现象

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器