关于xilinx的ddr3读操作

时间：10-02 整理：3721RD 点击：

最近开始用mig这个核，自己写了个模块来代替traffic gen,但是写只要给好命令地址，但是读怎么办，给cmd,app_addr,然后读出的数据app_rd_data和app_data_valid该往哪存。我开始直接作为我编写的user模块的输入（这两个信号没有任何逻辑），但综合后直接就给去掉了。求大神给点建议。

读出的数据不需要吗，不用app_data_valid这个信号怎么知道要读的数据何时读出来?

谢谢，好像可以了，但是现在app_wdf_rdy这个信号一直为0时什么原因，求教

上一篇：请问一下，什么是贴片内存！
下一篇：Verilog 时钟双沿触发，有什么缺点

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器