微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DDR2控制器仿真中phy_init_done信号的生成

DDR2控制器仿真中phy_init_done信号的生成

时间:10-02 整理:3721RD 点击:
ISE可以生产DDR2控制器和DDR2模型以及仿真文件(读写地址和读写数据的产生),目前想通过app_*信号自己给输入,可是phy_init_done信号一直不拉高,即DDR2初始化不成功,用户无法进行读写数据和地址的输入。但是同样的模型和控制器,在ISE自己生成的测试文件下就能正确初始化和读写。phy_init_done信号是如何产生的?需要用户给什么输入信号吗?

仿真没成功,一般有三点!一:时钟,二:Reset,看看你的复位是不是满足要求,我记得有个200us的。三:等的时间过短,或者你没有打开仿真模式。还有一种可能性低,就是你连接仿真模型的信号有错位或bit 数不够。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top