好用的电路图输入工具

时间：10-02 整理：3721RD 点击：

首先说明，我是写数字电路的verilog的，不是做模拟电路的。小规模的模块在写设计文档的时候还记得住想到过的信号是什么时序，但最近在写个大模块，子模块、信号都较多，光凭脑力根本记不住有些什么信号，各是什么时序。常常回顾一遍的时候发现了好多临时添加的信号，好多的断头信号。
所以想请各位推荐个好用的从电路图开始输入的设计工具，因为可视化的图形让我感觉更舒服。

Visio

期待..................

visio要从原子开始自己画。我想找用于电路原理图设计的工具

期待..................

上一篇：scaler核无法进行前仿
下一篇：关于DDR3问一个低端的问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器

栏目分类