微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 各位,请问同步复位和异步复位,在DC、PT中分别如何处理?

各位,请问同步复位和异步复位,在DC、PT中分别如何处理?

时间:10-02 整理:3721RD 点击:
各位,请问同步复位和异步复位,在DC、PT中分别如何处理?他们的布局布线分析时如何区别对待?

1.同步复位不会引起亚稳态,异步复位很可能会。
2.DC PT不都是STA么?复位信号这时候没加进去吧,同步还是异步有问题么?这个我也不懂

异步复位在RTL作同步撤离即可,DC/PT不用处理,P&R随便对待。


您的意思是说两种复位在DC/PT中所产生的问题,是吧?


学习了,其实这是个我之前面试过的一道题,当时压根儿不知道,所以想请教下。如果这是到面试题,该怎么回答呢?

这个在DC综合后查看网表可发现,异步复位使用的寄存器是单元库中的带异步复位断的寄存器,而同步复位则只使用普通寄存器。
    再有就是如果使用同步复位,就会在每一个寄存器的数据输入端生成一个与门(数据同复位信号相与)这样就会增大实际的电路规模
    最重要的一点是如果电路中用到了多个时钟且时钟是通过分频或者PLL产生的,那么采用同步复位是很难将电路中的所有寄存器复位的(时钟发生模块不能和寄存器同时复位),而异步复位可以实现。


非常详细啊!灰常感谢啦



   请问同步复位应该如何处理?

醍醐灌顶

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top