微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请问在电路综合过程中,flat和hierarchical到底有啥区别?

请问在电路综合过程中,flat和hierarchical到底有啥区别?

时间:10-02 整理:3721RD 点击:
求大神赐教,么么哒~

肿么没有人回复

抛砖引玉: hierarchical是保持原设计的模块结构,flat是全部打散,后者可以全局优化,可能结果会比较好,尤其是模块划分不是很合理的时候。

顶楼上。
一般来说flatten更有益于组合路径之间的时序优化和面积优化。但固定的时钟树结构需保持hierachy,以免被优化了时序就乱了。

学习了,顶#2#3楼

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top