xilinx ise fft ip核问题？

时间：10-02 整理：3721RD 点击：

问题1：ip核端口接的clk是采样时钟还是信号时钟?如果是其中一种的话，另一种该如何设置?只看到一个clk端口。问题2：设置的512,1024指的是采样点数?那么假设有750个像素点。要采样512个该怎么实现呢，，采集的点从100到611这些点?如何实现，大神方便的话能用verilog写来看看不甚感激了
跪求大神，很急

时钟就是数据时钟吧，512,1024是FFT阶数。
AXI接口的模块不都是有tvalid信号控制数据是否有效的嘛

上一篇：求xilinx的XC7V2000T这块FPGA开发板的原理图
下一篇：FPGA如何实现有符号定点数乘法？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器