Altera FPGA引脚分配与XIlinx的约束文件的关系

时间：10-02 整理：3721RD 点击：

我之前做了两年的Altera Cyclone系列的FPGA,只听说过引脚分配，没有听说过约束文件。而现在做Xilinx FPGA Virtex系列的FPGA的时候，有约束文件，不但包含引脚分配还包含大量的时钟约束内容。
我不明白：Altera的引脚分配与Xilinx的约束文件有什么关系或者区别?请大侠指点一下，谢谢。

xilinx 7系列的用vivado开发时的时序约束文件是后缀为.xdc的，跟altera的时序约束文件.sdc基本类似，都是基于synopsys的一套约束方式
ISE开发好像一般用的.ucf后缀的约束文件，写的时序约束和管脚约束一般都在这个文件内

你好：
可能是因为我用的Altera时占用Cylone系列，没有使用约束文件。那么引脚分配算是约束文件的一部分吗?

上一篇：关于XILINX的V6系列芯片使用DDR3
下一篇：Xilinx vivada中debug的波形文件如何保存为数据文件格式？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类