PCIE主机返回的完成包问题

时间：10-02 整理：3721RD 点击：

请教大家个问题：设计DMA的时候，端点发送MRd，从主机取数据，读取的长度为F，主机回复的完成包长度却只有E。并且测试发现端点发送的MRd只要长度超过E，回复的完成包都少数据。以上现象是用chipscope抓出来的，并且可以100%复现。而仿真却没有这样的问题。有人遇到过这样的问题么?怎么破?

PCIe报文的长度有个最大值，在Device Control Register--Max_Payloag_Size比特位，这是链路两端的设备协商后的结果，如果请求长度大于这个值，包会被拆解。