rapidio/srio在fpga端avalon编程问题
时间：10-02
整理：3721RD
点击：
srio实现dsp和fpga（主）的互联，fpga中的io avalon slave 从向dsp发数据，是用的burst传输，但是期间waitrequest一直变高，而且周期很长，不直到为什么没有自动拉低，导致现在的传输速度很慢。有经验和见解的都请不吝赐教。
自己顶一下