微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > GTX仿真的问题,为什么总是差4BIT呢?

GTX仿真的问题,为什么总是差4BIT呢?

时间:10-02 整理:3721RD 点击:
如图~GTX的模式设置成HDSDI,默认生成的仿真图

不是gtx问题吧,你看看进入gtx之前的数据对吗.



   RXN/P和TXN/P是直接连在一起的按理说RXDATA和TXDATA两者应该一样的~仿真结果刚好差4bit

RXN/P和TXN/P是连一起的~所以RXDATA应该和TXDATA是一样的~现在差了4bit

?

loopback啊,检测pma和pcs吗?试一下rxslide

rxslide怎么用?

晕,gtx接受数据是异步的,它哪知道你那个bit是开头....都不做字对齐,当然要差4bit啦,如果是真上板子,恐怕你每次收到的数据都不一样,因为延迟是随机的,你要先做链路训练,一直发一个训练码,然后用rxsilde来帮你移位,调整bit排列顺序,直到移位后的数据是你的训练码为止,然后对面才能开始发送数据。

按楼上说的方法做就ok

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top