微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > xilinx ISE中如何做时序仿真(后仿真)?

xilinx ISE中如何做时序仿真(后仿真)?

时间:10-02 整理:3721RD 点击:
请问有哪位高手知道怎么样在xilinx ISE中做后仿真呢?谢谢!(稍微详细点最好)

可以在论坛中搜索一下,应该有答案的。

modelsim里面做过,ISE里面没试过,应该是布局布线后出了时序报告以后会有一个文件可以加入仿真。
不过回头来说,功能仿真+时序报告其实大部分情况已经足够了。后仿真用的比较少。

唉,在ISE中,优化时序真是费劲啊。,时序的影响太大了,SP6都是这样吗?

不知道你是用第三方软件做后仿真找不到网表文件呢还是要使用ISE自己的仿真工具做后仿真



   直接在ISE中做,或者在modelsim10.0中做,哪一种行的通就用哪一种,愿闻你的高见!谢谢!

不用modelsim后仿真就不行么?谁能说说modelsim与isim到底有何区别呢?

关注中

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top