请教：Verilog中UDP描述的D触发器转换为行为描述

时间：10-02 整理：3721RD 点击：

请教各位：在Verilog中，怎么把UDP形式的D触发器，转换为可综合的行为描述形式。谢谢啦！
UDP定义如下：
primitive ffsrce (q, clk, d, ce, set, rst, notifier);
  output q; reg q;
  input clk, d, ce, set, rst, notifier;
  table
// clk    d    ce  set  rst  notifier q    q+;
      ?    ?    ? 1    0    ? : ?  :  1;
      ?    ?    ? ?    1    ? : ?  :  0;
      (01) 0    1 0    0    ? : ?  :  0;
      (01) 1    1 0    0    ? : ?  :  1;
      (01) x    1 0    0    ? : ?  :  x;
      (01) 0    x 0    0    ? : 0  :  0;
      (01) 1    x 0    0    ? : 1  :  1;
      (?) ?    0 ?    ?    ? : ?  :  -;
      (1?) ?    ? ?    ?    ? : ?  :  -;
      (?0) ?    ? ?    ?    ? : ?  :  -;
      (01) 0    1 0    x    ? : ?  :  0;
      (01) 1    1 x    0    ? : ?  :  1;
      ?    ?    ? 0 (?x)    ? : 0  :  0;
      ?    ?    ? (?x) 0    ? : 1  :  1;
      (?1) 1    ? ?    0    ? : 1  :  1;
      (?1) 0    ? 0    ?    ? : 0  :  0;
      (0?) 1    ? ?    0    ? : 1  :  1;
      (0?) 0    ? 0    ?    ? : 0  :  0;
      ? (?) ? ?    ?    ? : ?  :  -;
      ?    ? (?) ?    ?    ? : ?  :  -;
      ?    ?    ? (?0) ?    ? : ?  :  -;
      ?    ?    ? x (?0)    ? : ?  :  x;
      ?    ?    ? 0 (?0)    ? : ?  :  -;
      ?    ?    ? ?    ?    * : ?  :  x;
  endtable

ddddddddd

dddddddddddd

UDP不是只能有一个输出端的吗?

我也遇到这个问题，求大牛教下该怎么处理

上一篇：求助IC常用的功耗分析工具
下一篇：Xilinx Video问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类