微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于verilog的测试文件

关于verilog的测试文件

时间:10-02 整理:3721RD 点击:
verilog的测试文件的后缀也是*.v,能否解释一下它和testbench文件的区别,我使用Quartus怎样使用测试文件进行仿真?
多谢!

关于verilog的测试文件
testbench就是测试文件,不是太明白你的问题是什么。

关于verilog的测试文件
我的意思是verilog的测试程序文件的后缀是什么?

关于verilog的测试文件
*.v

关于verilog的测试文件
他说的可能是testfixture文件,

关于verilog的测试文件
[这个贴子最后由shadow在 2004/05/18 09:52pm 第 1 次编辑]
谢谢各位的帮忙!
我使用的是Quartus仿真,举个例子:我的设计文件是a.v,测试文件是test.v。
那我使用Quartus综合是应该是只综合a.v文件,在仿真时Quartus怎样识别test.v就是我的测试文件?是不是test.v文件中的第一句中`timescale 中第一个标记就是识别标志?
因为我仿真时Quartus总是提示找不到.vwf文件。(Quartus默认的仿真文件是.vwf)

这个问题有结果么?

在quaruts不支持你编写的测试文件,可以用波形文件进行仿真

通常说的testbench文件就是.v后缀的。quartus 不支持使用.v文件仿真。要在quartus中仿真要使用波形文件仿真。



一般的测试文件可以是***.tf或是***.v的文件。
`timescale 是规定程序的时间尺度。比如`timescale  1ms/1ns           parameter  p=11;#p表示延时11ms.
***.vwf文件要自己创建,点击新建按钮,选择vector wave f***
至于quartus支不支持**.v的仿真我还不清楚,正在努力中。

测试文件是要自己编写的哦!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top