quartus编译，程序中定义的数字与编译的结果不一致

时间：10-02 整理：3721RD 点击：

在用quartus编译时，在程序中，设置某个buf的输入为16'h0145(0000000101000101)m1_d12_bufx2_16 I14 ( .A(16'h0145), .Y(bit_time[15:0]));
但是在查看RTL原理图时，其编译的结果却是16'ha280(1010001010000000),请问这是什么原因导致的?

从现象看，高低位刚好颠倒了。你换成[0：15]试试

16‘h0145,16'ha280,这两个高低位是反着的

上一篇：nlint check 问题
下一篇：闲置的SP605开发板装让（已转让）

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器