微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请问单口ram可否用来进行时钟域隔离呢

请问单口ram可否用来进行时钟域隔离呢

时间:10-02 整理:3721RD 点击:
一般看到的都是使用dpram或fifo进行时钟域隔离,可是今天例化了一下单口ram,发现单口的也可以有两个时钟,input clk, output clk,那请问这样是否可以用来做时钟哉隔离呢?input clk为源时钟域,output clk为目标域时钟。

只有一组数据总线,你能不能做到实时?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top