微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ADC采样加selectIO带串并转换功能

ADC采样加selectIO带串并转换功能

时间:10-02 整理:3721RD 点击:
Place:1318 - User has over-constrained component
   U1A_selectIO/bufio2_inv_inst. There are no placeable sites that satisfy the
   user constraints. Please review the user constraints on the driver component
   and the load components of U1A_selectIO/bufio2_inv_inst.
ADC采样加selectIO带串并转换功能,对应的8个差分数据输入和差分位数据时钟,差分帧时钟分配引脚之后就会报错,不知道应用这个串并转换模块对于差分输入有什么引脚限制?哪位大神有相关经验不吝赐教!

差分信号可以只分配一个P端



    你的意思是我那个N端不用分配吗?感觉应该不是我把P和N都分配的原因吧!

万能的网友!指点一下啊!



   感觉像是分配反了



    好久没见你发帖啦!



  嗯,前段时间比较忙,就基本上没有上网,

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top