用M序列在FPGA上实现随机概率

在FPGA上实现一个可配置的随机概率这个问题困扰了我好久！现在终于找到了一种可行的并且极其简单的方法。在此发帖，以供需要和感兴趣的猿们参考。
      举个例子，如果一个概率是靠数数似的均匀分布的，那么要满足一个1/2的概率，只需1bit的计数器就可以实现，即当cnt==1'b1的时候输出一个脉冲，要实现1/4的概率，那只需要2bit的计数器就可以实现，即当cnt==2'b01的时候输出一个脉冲，那么要实现一个1/2ⁿ的概率，则要一个n bit的计数器，即当cnt == 'h1的时候输出一个脉冲。如果这个计数器并非是从0到2ⁿ +1递增，而是在此范围内随机排列，那么前面输出的脉冲是随机出现的，于是我就想到了M序列，其值从1到2的n次方周期性随机分布。
     如十进制0.75，其二进制表示为0.11，则可以理解为1/2+1/4，对于一个n位计数器，当cnt[n-1] == 'h1或者cnt[n-1:n-2]=='h1时输出一个脉冲，那么这个脉冲就服从一个概率为0.75的随机分布（如果n足够大，随机性就足够好）。一个十进制概率值pd，把它转换为2进制小数pb,当C0&1/2 | C1&1/4 | ...Cn&1/2ⁿ（Cn为pb对应位的0或者1）值为1时输出脉冲就满足概率pb，所以任意概率在某一精度下可以用一个M序列来实现。

没看明白，cnt[n-1] == 'h1或者cnt[n-1:n-2]=='h1  明显是2个不同的条件。

还有我不认同你的看法。
cnt[n-1:n-2]=='h1 出现的概率应该是 0.5*0.5=0.25

我用的是逻辑或，cnt[n-1] == 'h1 || cnt[n-1:n-2] == 'h1

   对，是0.25，cnt[n-1]为0.5，所以cnt[n-1] == 'h1 || cnt[n-1:n-2] == 'h1 应为没有重叠，概率就为0.75

    恩 逻辑或应该就没有问题，我刚才还以为你用的语文中或者的意思

    呵呵呵，语文学得差