VCS报错求助

用VCS编译VHDL命令是： vcs   -full64  -debug  l3_df  -l compile.log
报错：
Error - [comelab-designroot-invalid] invalid design root
      design root speciied is invalid
      valid formats for design oot specifcation are :
          [logical_library].entity_or_module
          [logical_library].entity_or_module  architecture
[logical_library].configuration



请教大神，这是哪里的错误呢?感激不尽啊！

l3_df  这个是什么?

那是我的顶层，现在问题解决了，原因是没有把库映射到正确的路径。