微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 多路信号的逻辑操作以及采样问题

多路信号的逻辑操作以及采样问题

时间:10-02 整理:3721RD 点击:
我有128路输入信号,需要对这组128路信号进行与操作,然后只要与的结果为低电平,马上对128路的信号进行全部采样;与的结果为高电平,则不进行采样。求问如何编写程序比较合理,主要考虑延时。

不知道我理解的对不对:
1、有延迟,且128路输入信号,有必要进行一个采样和锁存。可以加个D触发器,并用上en端
2、逻辑上,如果是与操作,结果为低意味着所有信号都为低,那这个编程简单了
if(data(n)='0') then
    n : = n+1;
   if(n=127)   then
        q <= '0';
   end if;
else
     q <= '1';
end if;data信号,通过使能,控制读取时间

你的延迟是指128路信号的延迟还是什么延迟?

不知你的128路,每路是1bit还是多bit,如果是1bit的话,那把128路看成一个一路128bit宽的输入数据,那么这个值与128个全1值比,相等的话,结果为高电平,不相等,为低电平;如果128路不是单比特的话,那每路信号的相应位组合成新数再去比就好了。不知行不行呢?


多谢,其实只要一个信号为低就可以了,是所有信号同时输入,不是串行输入的。


就是要先与一下,这个与的操作和后面的信号采集不能延迟太大。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top