微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > dc综合时钟频率问题

dc综合时钟频率问题

时间:10-02 整理:3721RD 点击:
最近在学习用dc跑综合,有个问题一直闹不明白,请教一下~ 电路的最大频率会比时钟频率还大吗?假设我的电路设定的工作频率为300MHz,而综合后报出的关键路径算出的最大频率为400MHz,这到底说明电路可以跑多快呢?有点糊涂了~

如果400M,你电路还能跑,过了就挂的意思。

关键路径就是你时序最差的路径。关键路径跑出来最大可以到400MHz,就是你整个系统最快能到400MHz。


那设定的时钟频率对此有什么关系呢?时钟频率改变后关键路径也会变化,那是说明电路的最大频率也变了吗?



   你的给关键路径留下余量的

你就应该定好你的频率,然后去把setup 和hold fix



    我是新手,问下小编,你是怎么报出关键路径的频率呢?



    还有你的300M的频率又是根据什么设置的呢?本人是非常非常的新手,求解答啊  大神快来围观。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top