为什么门输出加buffer，就可以增大扇出能力？

时间：10-02 整理：3721RD 点击：

为什么门输出加buffer，就可以增大扇出能力?

个人感觉是和buffer的结构决定的，本身设计buffer的时候其驱动能力就设计的比较强，具体的细节我忘了，记得在超大规模集成电路设计时学过！

并不是简单理解为buffer的驱动能力强，而是通过插入buffer树来解决带负载能力不足的问题。

3# liuguojia612
我看了一个资料，但写的不是很清楚。
你的buffer树是不是就是buffer的串联，比如两个BUFFER的串联驱动能力就是一个buffer的2倍，3个buffer的串联驱动能力就是一个的3倍。

没理解你问的是fpga还是asic，如果回答不对，请别介意，buffer本身有驱动能力，可以做一个假设来理解加buffer增大fanout能力，比如一个gate后面直接拖1milion个ff，必然挂掉，但是后面拖两个buffer，那么对于这个gate就只有这两个buffer负载，完全ok，buffer驱动ff，以此类推，每个out后接两个buffer，这样拖1million个ff完全没有问题（当然实际tool不会一拖二这么简单实现的）。

标准单元有大小。假设一个最小标准Buffer可以推动5个最小标准门单元，那如果把5个最小标准门单元换成一个大Buffer，那这个大Buffer有多强?可以推动25个最小标准门单元！这是插入Buffer的概念，逐级变大。
同理把5个最小标准门单元换成5个最小标准的Buffer，每个推5个，总共也可以推25个最小标准单元。这是插入树的概念。
1小——>1大——>25小
         |——>1小——>5小
         |——>1小——>5小
1小——>|——>1小——>5小
         |——>1小——>5小
         |——>1小——>5小

画的那么辛苦，我跨年给你点个赞

学过三极管吧?b极只是一个开关而已，c级的驱动力才是最强的，这和buffer的输入输出很类似

讲的不错

减小skew

上一篇：如何在vivado中调用ultraedit 编辑器
下一篇：时钟切换电路的Verilog实现

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类